Soutenance de thèse - Hongwei ZHAO

Soutenance de thèse - Hongwei ZHAOHongwei ZHAO, en vue de l’obtention du grade de Docteur en Sciences et Technologies de l’Information et de la Communication, spécialité « Informatique et Architectures Numériques », présentera ses travaux intitulés : « Analyse des vulnérabilités des architectures de communication dans les systèmes sur puce vis-à-vis des attaques en fautes et proposition de contremesures pour des systèmes de confiance", le 2 décembre à Lorient.

Date 02/12

Résumé

Analyse des vulnérabilités des architectures de communication dans les systèmes sur puce vis-à-vis des attaques en fautes et proposition de contremesures pour des systèmes de confiance. 

Les systèmes embarqués occupent une place essentielle dans les applications critiques et temps réel, où la fiabilité et la sécurité sont décisives. Si les approches classiques de tolérance aux fautes se concentrent principalement sur le processeur et la mémoire, des recherches récentes révèlent que les interconnexions internes—en particulier les bus sur puce—présentent également des vulnérabilités aux pannes accidentelles et aux attaques intentionnelles. Ce travail propose une analyse approfondie de trois architectures de bus largement utilisées (Wishbone, AXI-Lite et AXI) et met en évidence les faiblesses propres à l'architecture de communication interne. En s’appuyant sur une analyse approfondie de la vulnérabilité du bus Wishbone, nous introduisons une contre-mesure matérielle destinée à renforcer la sécurité sans compromettre les performances. La comparaison avec d’autres approches montre que la protection matérielle offre une défense plus robuste et plus fiable que les solutions uniquement logicielles, contribuant ainsi à améliorer la résilience des systèmes embarqués. 

Mots clés : Systèmes embarqués, Injection de fautes, Architecture de bus, Contre-mesures matérielles, Sécurité des SoC

Abstract

Analysis of vulnerabilities in communication architectures in systems-on-chip with regard to fault attacks and countermeasure propositions for trusted systems

Embedded systems are increasingly deployed in safety-critical and real-time domains, where reliability and security are paramount. While traditional fault tolerance methods focus on processors and memory, recent studies highlight that communication infrastructures—particularly on-chip bus protocols—are also vulnerable to both accidental faults and deliberate attacks. This work presents a systematic evaluation of three widely adopted bus architectures (Wishbone, AXI-Lite, and AXI), identifying security and reliability challenges at the interconnect level. Building on findings that exposed vulnerabilities in the Wishbone bus, we propose a hardware-based countermeasure that prevents malicious manipulations while maintaining system performance. Through comparative analysis with existing solutions, the study demonstrates that hardware-level protection provides stronger and more consistent defense than purely software-oriented approaches, thereby advancing resilience strategies for embedded systems.

Keywords: Embedded systems, Fault injection, Bus architecture, Hardware countermeasures, System-on-Chip security

Membres du jury

• Dr Guillaume BOUFFARD, rapporteur, Chercheur HDR, Agence Nationale de la Sécurité des Systèmes d'Information (ANSSI)
• Pr Jean-Marc DUTERTRE, rapporteur, Professseur HDR, École Nationale Supérieure des Mines de Saint-Étienne
• Pr Guy GOGNIAT, directeur de thèse, Professeur des Universités, Université Bretagne Sud, Lab-STICC CNRS UMR 6285
• Dr Vianney LAPÔTRE, co-directeur de thèse, Maître de Conférences HDR, Université Bretagne Sud, Lab-STICC CNRS UMR 6285
• Pr Lionel TORRES, examinateur, Professeur des Universités, Université de Montpellier, Polytechnique Montpellier
• Dr Karine HEYDEMAN, examinatrice, Ingénieure HDR, Thalès Cybersecurity and Digital Identity

Les travaux sont dirigés par Guy Gogniat et Vianney Lapôtre

École doctorale MathSTIC Bretagne Océane N°644

Informations pratiques

Mardi 2 décembre à 13h30

Salle 204

Centre de Recherche Christiaan Huygens

Lorient

Crédit photographique : ©Université Bretagne Sud. Service Communication